هوآوی معماری LogicFolding را برای دستیابی به تراشه‌های ۱.۴ نانومتری تا سال ۲۰۳۱ معرفی کرد

تشدید جنگ فناوری میان ایالات متحده و چین، بار دیگر خلاقیت مهندسان شرقی را به چالش کشیده است. در شرایطی که واشنگتن با اعمال تحریم‌های همه‌جانبه، دسترسی صنایع نیمه‌هادی چین به ماشین‌آلات پیشرفته لیتوگرافی فرابنفش شدید (EUV) ساخت شرکت ASML را کاملاً مسدود کرده است، غول فناوری چین راه‌حل متفاوتی را برگزیده است. هوآوی به جای تلاش برای کپی‌برداری یا دستیابی به فناوری‌های غیرممکن فیزیکی در شرایط تحریم، معماری ساختارشکنانه‌ای به نام معماری LogicFolding هوآوی را معرفی کرده است. این شرکت مدعی است که به کمک این فناوری نوآورانه، قوانین سنتی حاکم بر توسعه تراشه‌ها را بازنویسی کرده و تا سال ۲۰۳۱ به چگالی ترانزیستوری معادل گره‌های ۱.۴ نانومتری دست خواهد یافت.

قانون مقیاس‌پذیری تائو (Tau Scaling Law)؛ پایان سلطه قانون مور؟

برای دهه‌ها، «قانون مور» به عنوان قطب‌نمای صنعت نیمه‌هادی شناخته می‌شد؛ قانونی که پیش‌بینی می‌کرد تعداد ترانزیستورهای روی یک تراشه هر دو سال یک‌بار دو برابر می‌شود. با این حال، کوچک‌سازی فیزیکی ترانزیستورها اکنون به مرزهای کوانتومی و محدودیت‌های شدید لیتوگرافی برخورد کرده است. هوآوی با درک این موضوع و برای دور زدن محدودیت‌های زنجیره تأمین، قانون مقیاس‌پذیری تائو (τ) را معرفی کرده است.

در این پارادایم جدید، تمرکز از کوچک کردن ابعاد افیزیکی ترانزیستورها به سمت بهینه‌سازی ساختاری، تا کردن منطق دیجیتال (معماری LogicFolding) و پکیجینگ سه‌بعدی تغییر یافته است. بر اساس این فرمولاسیون، هوآوی می‌تواند با استفاده از تجهیزات لیتوگرافی فرابنفش عمیق (DUV) که در حال حاضر در چین بومی‌سازی شده‌اند، راندمان سیستم را به سطحی برساند که پیش از این تنها با گره‌های پیشرفته پیشرو جهان (مانند فناوری‌های ۳ نانومتری و ۲ نانومتری TSMC) قابل دستیابی بود.

مشخصات فنی و سازوکار معماری LogicFolding هوآوی

هسته اصلی معماری LogicFolding بر پایه کاهش چشمگیر طول سیم‌کشی‌های داخلی و پیکربندی مجدد لایه‌های منطقی تراشه استوار است. در طراحی‌های سنتی و تخت (Planar)، بخش زیادی از پتانسیل تراشه و انرژی مصرفی آن، صرف جابجایی داده‌ها در فواصل طولانی بین گره‌ها و لایه‌های مختلف حافظه و پردازشگر می‌شود که به “گلوگاه اتصالات” معروف است.

هوآوی با استفاده از پکیجینگ پیشرفته و تا کردن لایه‌های منطقی روی یکدیگر (به صورت ساختار چندلایه متراکم)، این فاصله را به حداقل رسانده است. بر اساس مستندات رسمی منتشر شده، این رویکرد دستاوردهای فنی زیر را به همراه دارد:

• افزایش ۵۵ درصدی چگالی ترانزیستورها: چیدمان فشرده‌تر بدون نیاز به گره‌های کوچک‌تر.
• بهبود ۴۱ درصدی کارایی انرژی: به دلیل کاهش مقاومت سیم‌ها و کوتاه‌تر شدن مسیر سیگنال‌ها، اتلاف حرارتی به شدت کاهش می‌یابد.
• ساختار پکیجینگ سه لایه تا سال ۲۰۳۱: نقشه راه هوآوی نشان می‌دهد که امسال تراشه‌های دو لایه تجاری‌سازی شده و تا سال ۲۰۳۱ ساختار کاملاً پایدار سه لایه عملیاتی خواهد شد.

نقشه راه تجاری‌سازی: از میت ۹۰ تا شتاب‌دهنده‌های Ascend

هوآوی این فناوری را به عنوان یک طرح آزمایشگاهی بایگانی نخواهد کرد. بر اساس گزارش‌های زنجیره تأمین، پردازنده‌های نسل جدید کرین (Kirin) که در گوشی‌های پرچمدار سری Huawei Mate 90 به کار می‌روند، نخستین محصولات تجاری بازار خواهند بود که از معماری LogicFolding استفاده می‌کنند. این پرچمداران که اواخر سال جاری میلادی معرفی می‌شوند، عیار واقعی چین را در به چالش کشیدن تراشه‌های ۳ نانومتری اپل و کوالکام مشخص خواهند کرد.

اما بخش حیاتی‌تر این استراتژی، در حوزه هوش مصنوعی و پردازش ابری نمود پیدا می‌کند. هوآوی قصد دارد معماری LogicFolding هوآوی را در نسل‌های آینده شتاب‌دهنده‌های هوش مصنوعی سری Ascend پیاده‌سازی کند.

با توجه به تحریم‌های سخت‌گیرانه ایالات متحده بر روی صادرات پردازنده‌های گرافیکی پیشرفته انویدیا نظیر معماری‌های Blackwell و Rubin به چین، دیتاسنترهای غول‌های فناوری چین مانند بایدو، تنسنت و علی‌بابا به شدت نیازمند جایگزین‌های بومی هستند. تراشه‌های ارتقایافته با پلتفرم جدید هوآوی، توان پردازش محاسبات سنگین LLMها (مدل‌های زبانی بزرگ) را بدون وابستگی به ابزارهای غربی فراهم خواهند کرد.

تحلیل بازار و چالش‌های پیش رو

اگرچه ادعای هوآوی بسیار تحسین‌برانگیز و از نظر ژئوپلیتیک یک پیروزی بزرگ برای پکن محسوب می‌شود، اما پیاده‌سازی چنین معماری پیچیده‌ای بدون چالش نخواهد بود. بزرگ‌ترین علامت سؤال در برابر این فناوری، نرخ بازدهی تولید (Yield Rate) در کارخانه‌های شریک هوآوی مانند SMIC است.

پکیجینگ سه‌بعدی و تماشای پشته‌های منطقی تاشده، نیازمند دقت میکروسکوپی بالایی در تراز کردن لایه‌هاست و می‌تواند نرخ خرابی تراشه‌ها را در مراحل اولیه تولید به شدت افزایش دهد.

با این حال، مقایسه رویکرد هوآوی با رهبر بازار یعنی TSMC نشان می‌دهد که بازی تغییر کرده است. در حالی که TSMC نقشه راه رسمی خود برای دستیابی به گره‌های واقعی ۱.۴ نانومتری (A14) را برای سال ۲۰۲۸ برنامه‌ریزی کرده است، هوآوی با رویکرد «معادل‌سازی چگالی از طریق معماری» تا سال ۲۰۳۱، عملاً فاصله عملکردی خود با غرب را به حداقل می‌رساند؛ فاصله‌ای که پیش از این تصور می‌شد با تحریم‌های لیتوگرافی، هرگز پر نخواهد شد.

نتیجه‌گیری

معرفی معماری LogicFolding هوآوی اثبات کرد که محدودیت‌های فیزیکی و تحریم‌های سیاسی، اگرچه مسیر توسعه را دشوار می‌کنند، اما نمی‌توانند مانع پیشرفت تکنولوژی شوند.

هوآوی با تکیه بر «قانون مقیاس‌پذیری تائو» به جای قانون مور، نشان داد که آینده صنعت نیمه‌هادی لزوماً در گرو ساخت ترانزیستورهای فیزیکی کوچک‌تر نیست، بلکه در نحوه چیدمان هوشمندانه، معماری خلاقانه و پکیجینگ سیستماتیک آن‌ها نهفته است. موفقیت این پروژه در سری میت ۹۰ و شتاب‌دهنده‌های Ascend می‌تواند موازنه قدرت را در بازار جهانی پردازنده‌ها برای همیشه تغییر دهد.